Модуль ADATA представляет собой модуль памяти DDR3L-1600(CL11)-11-11-28 SDRAM размером 512Mx64 бит, 4 ГБ (4096 МБ). SPD запрограммирован на стандартную задержку JEDEC 1600 Мбит/с, синхронизацию 11-11-11-28 при 1,35 В. Модуль состоит из восьми 512Mx8 бит CMOS DDR3L SDRAM в корпусе FBGA и одного 2Kbit EEPROM в 8-контактном корпусе TDFN на 204-контактной стекло-эпоксидной печатной плате.
Модуль представляет собой двухрядный модуль памяти и предназначен для установки в 204-контактные разъемы краевых разъемов. Синхронная конструкция обеспечивает точное управление циклом с использованием системных часов. Транзакции ввода-вывода данных возможны на обоих концах DQS. Диапазон рабочих частот, программируемая задержка и длина пакета позволяют использовать одно и то же устройство для различных высокопроизводительных систем памяти с высокой пропускной способностью.
Преимущества:
- Питание (норм.): VDD и VDDQ = 1,35 В (1,283–1,45 В)
- Обратная совместимость для VDD = 1,5 В ± 0,075 В
- 1,35 В (совместимый с SSTL_15) ввод-вывод
- Цикл MRS с программами адресного ключа
- Задержка CAS (5,6,7,8,9,10,11)
- Длина взрыва (BL): 8 и 4 с прерыванием взрыва (BC)
- Двунаправленный дифференциальный строб данных (DQS и /DQS)
- Работа дифференциального тактового входа (CK, /CK)
- DLL выравнивает переход DQ и DQS с переходом CK
- Архитектура с удвоенной скоростью передачи данных; две передачи данных за такт
- 8 независимых внутренних банков
- Внутренняя (само) калибровка: Внутренняя самокалибровка через контакт ZQ (RZQ: 240 Ом ± 1%)
- Автообновление и самообновление
- Средний период обновления 7,8 мкс при температуре ниже TCASE 85°C, 3,9 мкс при 85°C < TCASE ≤95°C
- 8-битная предварительная выборка.
- На выводе кристалла с помощью контакта ODT.
- Изделия, не содержащие свинца и галогенов, соответствуют требованиям RoHS.
